高速数据压缩与缓存的FPGA实现

• 作者: 李冰 王宁
• 来源期刊: 科技与创新
• 关键词: 高速数据采集 数据压缩 数据缓存 现场可编程门阵列
• 年，卷（期）: 2008,（8）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 213-214,212
• 页数: 3页
• 分类号: TP274
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.08.086

摘要

本文设计了一种以FPGA为数据压缩和数据缓存单元的高速数据采集系统,其主要特点是对高速采集的数据进行实时压缩,再将压缩后的数据进行缓冲存储.该设计利用数据比较模块实时地将一个压缩比数组中的最大值保存起来,再将该最大值缓冲存储,从而满足采集系统的需要.文中分别设计了基于双口RAM和FIFO实现的两种缓冲方法,并对仿真结果进行了对比分析,该系统工作频率可迭90MHZ.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李冰	东南大学集成电路学院	43	126	6.0	8.0
2	王宁	东南大学集成电路学院	17	304	6.0	17.0