帧同步电路的VerilogHDL设计

• 作者: 张伟 李霞明
• 来源期刊: 科技与创新
• 关键词: 帧同步 巴克码 verilogHDL 软核
• 年，卷（期）: 2008,（36）
• 所属期刊栏目: 软件时空
• 页码范围: 246-247
• 页数: 2页
• 分类号: TN927
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.36.102

摘要

帧同步技术是通信系统中的关键技术.文中采用自顶向下的方法,以Verilog语言描述了可辨别 2PSK相位模糊的巴克码识别器,给出了时序仿真波形,并探讨了完整帧同步电路的实现方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张伟		12	27	3.0	4.0
2	李霞明		5	59	3.0	5.0