基于CPLD的1/100秒计时器电路

• 作者: 张艳阳
• 来源期刊: 商场现代化
• 学科: 工学
• 关键词: CPLD VHDL 计时器
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 学术研讨
• 页码范围: 383-384
• 页数: 2页
• 分类号: TP3
• 字数: 1137字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-3102.2008.11.253

摘要

本设计为基于CPLD的1/100秒计时器电路计时器能实现0.01 s～59.993的计时功能,计时误差≤0.01 s,具有启、停和清零功能,计时数据采用七段数码管显示.所有电路采用美国ALTERA公司的EPM7128SLC84-15芯片实现,使外围电路简单,性能可靠,特别是该芯片具有现场可编程功能,使修改设计简单.在软件设计中使用了功能按键消抖技术,使功能操作准确无误.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张艳阳		19	8	2.0	2.0