基于FPGA的视频压缩系统预处理模块设计

• 作者: 朱坤锋 苏建 顾逸东
• 来源期刊: 科技与创新
• 关键词: FPGA TMS320C6416 ADV7181B BT.656 视频压缩
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: PLD GPLD FPGA应用
• 页码范围: 195-197
• 页数: 3页
• 分类号: TN941
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.11.080

摘要

在视频压缩系统中,视频解码器输出的BT.656数据流不便于TMS320C6416等通用DSP直接进行处理.本文介绍了一种基于FPGA+DSP构架的视频采集方案,通过对FPGA的灵活配置,对输入的BT.656格式视频信号进行预处理和缓冲.系统采用TI的TMS320C6416作为核心DSP,实现了高可靠性的视频压缩.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱坤锋	100080 北京 中国科学院空间科学与应用研究中心	1	3	1.0	1.0
10	顾逸东	北京中国科学院光电研究院	2	8	2.0	2.0
11	苏建	北京中国科学院光电研究院	1	3	1.0	1.0