使用CPLD实现通用串行总线接口收发模块

• 作者: 赵虹
• 来源期刊: 科技与创新
• 关键词: USB接口 NRZI编码 CPLD VHDL
• 年，卷（期）: 2008,（8）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 215-216,200
• 页数: 3页
• 分类号: TN402
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.08.087

摘要

本文讨论了使用CPLD实现通用串行总线(USB)接口收发模块的过程,其中包括串行化、位插入、NRZI编码及其解码、反位插入、并行化等步骤,给出了发送模块设计的部分VHDL源代码.各功能单元及顶层文件的VHDL源代码使用MAXPLUSⅡ进行了时序仿真,仿真的结果符合设计要求.该设计最终用可编程逻辑器件EPM3032A实现硬件电路.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵虹	廊坊武警学院基础部	2	1	1.0	1.0