基于FPGA的高速数据采集系统的设计

• 作者: 朴现磊 沈三妹 熊继军
• 来源期刊: 科技与创新
• 关键词: FPGA 数据采集 VHDL语言
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 209-211
• 页数: 3页
• 分类号: TN409
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.02.085

摘要

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计和完成仿真.整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	熊继军	中北大学电子测试技术国家重点实验室	111	702	13.0	19.0
2	朴现磊	中北大学电子测试技术国家重点实验室	1	51	1.0	1.0
3	沈三妹	中北大学电子测试技术国家重点实验室	1	51	1.0	1.0