基于FPGA的网络延时模拟器设计

• 作者: 伍春 黄玉清
• 来源期刊: 科技与创新
• 关键词: 延时模拟器 以太网接口 FPGA 时分复用
• 年，卷（期）: 2008,（35）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 198-200
• 页数: 3页
• 分类号: TP393
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.35.082

摘要

本文针对在实验室范围内进行网络测量的需要,设计了以FPGA为核心的网络延时模拟器.介绍了网络延时模拟器的硬件电路的设计以及FPGA内主要模块:以太网接口、SDRAM时分复用、延时控制器的设计.给出了一种对多路以太网数据分时进行处理的方法,实现的网络延时模拟器能够完成数据0～200ms的延时处理,在实验室中已经应用于TCP/IP网络的测量与评估研究.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	伍春	四川省绵阳市西南科技大学国防科技学院	1	1	1.0	1.0
2	黄玉清	四川省绵阳市西南科技大学国防科技学院	1	1	1.0	1.0