基于FPGA的简易逻辑分析仪的设计

• 作者: 汪新新 王建国
• 来源期刊: 科技与创新
• 关键词: SOPC技术 ip核 硬件电路 逻辑分析仪
• 年，卷（期）: 2008,（28）
• 所属期刊栏目: 传感器与仪器仪表
• 页码范围: 214-216
• 页数: 3页
• 分类号: TP23
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.28.087

摘要

本文介绍了一种可集成于设计任务中的嵌入式简易逻辑分析仪的设计.该逻辑分析仪以黑匣子的形式实现,通过PC机显示,它既可以和设计任务集成在一起,作为设计的一部分,对被测信号的时序逻辑进行分析和测试,也可以单独作为简易逻辑分析仪使用.设计主要采用SOPC技术,将各功能模块以IP核的形式实现.本文主要介绍了逻辑分析仪的基本原理,实现系统和简易逻辑分析仪的调试界面设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王建国	中国海洋大学工程学院	26	160	8.0	12.0
2	汪新新	中国海洋大学工程学院	1	5	1.0	1.0