基于VerilogHDL的背景噪声扣除电路设计

• 作者: 宋克非 汪龙祺 王淑荣 阚珊珊
• 来源期刊: 科技与创新
• 关键词: VerilogHDL 背景噪声 扣除
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 电子设计
• 页码范围: 282-284
• 页数: 3页
• 分类号: TP368
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.02.114

摘要

本文介绍了一种基于硬件描述语言VerilogHDL的背景噪声扣除电路设计,该设计与以往使用加减计数芯片组成的电路相比,具有与MCU接口简单,软件操作方便等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宋克非	中科院长春光机与物理研究所应用光学国家重点实验室	1	0	0.0	0.0
2	王淑荣	中科院长春光机与物理研究所应用光学国家重点实验室	1	0	0.0	0.0