H.264中高吞吐量算术编码器的FPGA实现

• 作者: 王琨 陈新
• 来源期刊: 科技与创新
• 关键词: H.264 算术编码 FPGA 流水线
• 年，卷（期）: 2008,（17）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 216-218
• 页数: 3页
• 分类号: TN919.81
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.17.090

摘要

H.264是国际上最新、最有前途的视频压缩标准,基于上下文的二进制算术编码器(CABAc)是H.264中一种高效的熵编码器,但其算法比较复杂,吞吐量不高.为此,提出了一种高吞吐量算术编码器的电路结构.在递归过程中,通过对两个符号的同时处理而提高吞吐量,从而提高编码速度.整体的电路采用流水线结构,该结构在spartan3 FPGA上实现,编码速度达到2bits/cycle,最高的时钟频率可达67.5MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈新	福州大学物理与信息工程学院	124	559	12.0	16.0
2	王琨	福州大学物理与信息工程学院	12	36	3.0	5.0