基于FPGA的UART IP核设计与实现

• 作者: 何慧珠 张会新 秦丽
• 来源期刊: 科技与创新
• 关键词: IP核 UART Verilog HDL FPGA
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 223-224,114
• 页数: 3页
• 分类号: TP332
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.02.091

摘要

本文设计了一种基于FPGA的UART核,该核符合串行通信协议,具有模块化、兼容性和可配置性,适合于SoC应用.设计中使用Verilog HDL硬件描述语言在Xilinx ISE环境下进行设计、仿真,最后在FPGA上嵌入UART IP核实现了电路的异步串行通信功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	秦丽		4	21	3.0	4.0
2	张会新		10	54	4.0	7.0
3	何慧珠		1	14	1.0	1.0