基于VHDL的一种改进型数字锁相环的设计与实现

• 作者: 刘志红 朱沛 陈为沛
• 来源期刊: 火控雷达技术
• 学科: 工学
• 关键词: DPLL 数字鉴相器 捕获带宽 锁定时间
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: 设计与分析
• 页码范围: 90-92
• 页数: 3页
• 分类号: TN911.8|TP15
• 字数: 2265字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-8652.2009.01.025

摘要

研究了一种用估计周期值来调整计数器和控制器的改进型数字锁相环的实现方案.介绍了改进型数字锁相环的原理,详细分析各组成部分的性能,最后给出基于VHDL语言的实现过程.仿真结果表明,设计的锁相环具有宽频带、大相差、捕获时间短、性能稳定的特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘志红		4	8	2.0	2.0
2	陈为沛		5	16	3.0	4.0
3	朱沛		8	24	3.0	4.0