SOC芯片DFT研究与设计

• 作者: 杨兵 王国章 虞致国 魏敬和
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 系统芯片 边界扫描设计 存储器测试 扫描链 可测性设计
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: 电路设计
• 页码范围: 28-31,45
• 页数: 5页
• 分类号: TN402
• 字数: 2075字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2009.01.007

摘要

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理.然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法.主要包括:含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法.最后提出了该SOC系统DFT设计的不足.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨兵		23	105	4.0	9.0
2	王国章		12	83	4.0	9.0
3	虞致国		30	143	6.0	10.0
4	魏敬和		69	261	7.0	13.0