VHDL元件的Simulink/Modelsim功能测试方法

• 作者: 吕高焕 颜运强
• 来源期刊: 信息与电子工程
• 学科: 工学
• 关键词: 协同仿真 VHDL组件 模型 测试
• 年，卷（期）: 2009,（4）
• 所属期刊栏目: 计算机与控制
• 页码范围: 342-345
• 页数: 4页
• 分类号: TP311.5
• 字数: 1883字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-2892.2009.04.022

摘要

由于VHDL语言注重硬件行为描述,VHDL程序的测试方法与传统高级设计语言程序和汇编语言程序的测试方法不同.VHDL程序测试向量的自动生成方法和覆盖率测试是其功能测试中的难点.基于Matlab/Simulink的方法,将VHDL程序作为整个模型系统中的一个元件来考察,就其硬件环境进行建模,和Modelsim进行协同仿真.该方法简化了测试流程,无需采用复杂的testbench编写方法,提高了测试的完整性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	颜运强	中国工程物理研究院软件评测中心	9	21	3.0	4.0
2	吕高焕	中国工程物理研究院软件评测中心	1	5	1.0	1.0