基于FPGA的合并单元数据接收及处理模块的实现

• 作者: 姚静 梅军 王飞 郑建勇
• 来源期刊: 电工电气
• 学科: 工学
• 关键词: 电子式互感器 合并单元 现场可编程逻辑门阵列 数据处理
• 年，卷（期）: 2009,（7）
• 所属期刊栏目: 设计与研究
• 页码范围: 14-18
• 页数: 5页
• 分类号: TM73|TP391
• 字数: 4040字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-3175.2009.07.005

摘要

合并单元作为电子式互感器与变电站间隔层设备接口的重要组成部分,主要用于同步接收多路电子式互感器输出的数字信号以及将处理后的数据按标准规定的格式发送给间隔层设备.提出了一种基于FPGA(现场可编程逻辑门阵列)构架的合并单元数据接收及处理模块的实现方案.以FPGA为处理器,能可靠地实现对多路电子式互感器输出信号的同步接收、循环冗余校验(CRC)、排序、滤波、数字积分等功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑建勇	东南大学电气工程学院	272	4359	35.0	50.0
2	王飞	东南大学电气工程学院	143	295	9.0	12.0
3	梅军	东南大学电气工程学院	125	1741	23.0	34.0
4	姚静	东南大学电气工程学院	1	22	1.0	1.0