LDPC码全并行译码器的设计与实现

• 作者: 向国菊 王建新
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: LDPC码 编码器 软判决译码 全并行译码器
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 论文
• 页码范围: 60-65
• 页数: 6页
• 分类号: TN911.22
• 字数: 3839字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2009.05.011

摘要

本论文用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验码(LDPC)的编译码算法.采用基于Q矩阵LDPC码构造方法,设计了具有线性复杂度的编码器. 基于软判决译码规则,采用全并行译码结构实现了码率为1/2、码长为40比特的准规则LDPC码译码器,并且通过了仿真测试.该译码器复杂度与码长成线性关系,与Turbo码相比更易于硬件实现,并能达到更高的传输速率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王建新	南京理工大学电子工程与光电技术学院	70	784	16.0	25.0
2	向国菊	南京理工大学电子工程与光电技术学院	1	3	1.0	1.0