一种改进的用于FPGA的快速数字锁相环电路设计

• 作者: 卜海祥 唐璞山 谭聪
• 来源期刊: 复旦学报（自然科学版）
• 学科: 工学
• 关键词: 现场可编程门阵列 延迟锁相环 相位锁定环 延迟链
• 年，卷（期）: 2009,（4）
• 页码范围: 470-476
• 页数: 7页
• 分类号: TN402
• 语种: 中文

摘要

设计了一种可以用于FPGA的数字锁相环的集成电路结构.传统的快速逼近设计方法因仅采用单层次的设计架构,会面临延迟单元数目与精度的矛盾,从而需要消耗大量的逻辑资源及面积.新设计创新性地采用多层次延迟链的结构,分粗、细、微调 3 级逐次进行延迟补偿.近似于采用多位数(这里相当于3位八进制)代替单一位数来代表延迟大小,与传统的单层次数字锁相环技术相比大大地减少了延迟链数目及设计面积,仅相当于同样工艺和设计要求下传统数字锁相环技术延迟单元数目的1/10,及面积的1/2.该结构可实现20～200 MHz频率范同并且设计精度可达到100 ps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	唐璞山		36	143	7.0	9.0
2	卜海祥		2	3	1.0	1.0
3	谭聪		3	2	1.0	1.0