基于FPGA的可重构智能仪器设计

• 作者: 王广昊 肖明清 高成金
• 来源期刊: 科技与创新
• 关键词: 可重构技术 智能仪器 SOPC FPGA NiosⅡ
• 年，卷（期）: 2009,（29）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 159-161
• 页数: 3页
• 分类号: TH7
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2009.29.067

摘要

传统测试仪器普遍存在生产出来后普通用户难以改变其相对固定的功能,无法满足多样性的测量.基于此本文开发了基于FPGA的可重构智能仪器,利用SOPC Builder软件在FPGA中嵌入了NiosⅡ处理器系统,采用可重构的应用框架技术利用HAL系统库进行软件设计.解决了由于测试对象复杂、测试设备多、测试资源利用率低所造成的测试系统的生产、维修成本过高,资源浪费等问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖明清	空军工程学院二系自动测试实验室	222	1568	18.0	30.0
2	高成金	空军工程学院二系自动测试实验室	8	57	5.0	7.0
3	王广昊	空军工程学院二系自动测试实验室	1	7	1.0	1.0