一位全加器实验电路设计方法的研究

• 作者: 崔祥霞 陈君
• 来源期刊: 物理实验
• 学科: 工学
• 关键词: 全加器 逻辑函数式 逻辑功能 逻辑电路
• 年，卷（期）: 2009,（9）
• 所属期刊栏目: 集绵
• 页码范围: 39-41,45
• 页数: 4页
• 分类号: TN431.2
• 字数: 1749字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-4642.2009.09.011

摘要

讨论了采用门电路、译码器、数据选择器和可编程逻辑陈列PLA,分别设计了4种一位全加器实验电路,并对各种设计方法进行了比较.这些方法对其他数字逻辑电路的设计具有指导作用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	崔祥霞	泰山学院物理与电子工程学院	12	71	5.0	8.0
2	陈君	泰山学院物理与电子工程学院	11	69	4.0	8.0