基于ASIC设计的手工综合研究

• 作者: 殷严刚 王小华 罗晓曙
• 来源期刊: 现代电子技术
• 关键词: 专用集成电路 寄存器传输级 门级网表 可靠性 手工综合
• 年，卷（期）: 2009,（20）
• 所属期刊栏目: 集成电路设计
• 页码范围: 4-6,10
• 页数: 4页
• 分类号: TN402.22
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.20.002

摘要

针对IC前端设计中的关键技术,即将寄存器传输级(RTL)描述的手工综合成门级网表,通过人工参与的方式,运用数字电路设计知识将行为级代码用一些最基本的逻辑门(比如与非门、非门、或非门等)按照对应的综合电路模型得出其相应的门级电路.在ASIC设计过程中运用这种方法,不仅优化电路的结构,且能保证逻辑功能的正确性,同时可降低传输过程中的延迟,提高芯片设计的可靠性.因此,研究ASCI设计中的手工综合具有重要的实用价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗晓曙	广西师范大学物理与电子工程学院	227	1924	22.0	32.0
2	王小华	广西师范大学物理与电子工程学院	15	30	3.0	5.0
3	殷严刚	广西师范大学物理与电子工程学院	8	19	2.0	4.0