8 bit 400 MS/s CMOS折叠插值结构ADC的设计

• 作者: 刘兴强 李冬梅
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 折叠 插值 时间交织 位同步 模数转换器
• 年，卷（期）: 2009,（9）
• 所属期刊栏目: 集成电路设计与开发
• 页码范围: 923-926
• 页数: 4页
• 分类号: TN432
• 字数: 1150字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353x.2009.09.025

摘要

折叠插值结构是高速ADC设计中的常用结构.提出了一种新的在折叠插值结构ADC中只对THA进行时间交织的技术,可以在基本不增加芯片功耗和面积的情况下,使ADC的系统速度提高近1倍.位同步技术可以保证粗分和细分通路之间的同步,在位同步的基础上设计了新的编码方式.基于上述技术设计了8 bit 400 MS/s CMOS折叠插值结构ADC,核心电路电流为110 mA,面积仅1 mm×0.8 mm,Nyquist采样频率下SNDR为47.2 dB,SFDR为57.1 dB.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李冬梅	清华大学微电子学研究所	81	611	13.0	21.0
5	刘兴强	清华大学微电子学研究所	1	1	1.0	1.0