基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对矩阵算法的优化,且兼顾系统的总体性能,采用Ripple运算模式,提出了一种基于多处理单元的矩阵并行乘法器设计方案,并将其于FPGA上实现.最后,将其FPGA资源利用报告与移位累加算法做比较,表明该设计方案可使得系统在矩阵复杂度相同的情况下,大大缩短运算时间,提高系统的时钟频率,且芯片布局得以优化.
推荐文章
基于FPGA的WALLACE TREE乘法器设计
乘法器
WALLACE
FPGA
6:4压缩器
基于FPGA的32位并行乘法器的设计与实现
乘法器
现场可编程逻辑门阵列
硬件描述语言
Booth算法
基于FPGA的全流水双精度浮点矩阵乘法器设计
矩阵乘法
现场可编程门阵列(FPGA)
环路流水线
C-slow时序重排技术
乘法器设计
基于FPGA的16位乘法器设计与实现
16位乘法器
Verilog HDL
Modelsim
仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于总体性能优化的矩阵乘法器设计与实现
来源期刊 福州大学学报(自然科学版) 学科 工学
关键词 矩阵乘法 Ripple结构 总体性能优化
年,卷(期) 2009,(1) 所属期刊栏目
研究方向 页码范围 58-62
页数 5页 分类号 TP273
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 何明华 63 217 7.0 13.0
2 陈婧 2 7 1.0 2.0
3 张琦 12 13 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (8)
参考文献  (4)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1969(1)
  • 参考文献(0)
  • 二级参考文献(1)
1977(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(2)
  • 参考文献(0)
  • 二级参考文献(2)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(2)
  • 参考文献(2)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
矩阵乘法
Ripple结构
总体性能优化
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
福州大学学报(自然科学版)
双月刊
1000-2243
35-1117/N
大16开
福建省福州市大学新区学园路2号
34-27
1961
chi
出版文献量(篇)
4219
总下载数(次)
6
总被引数(次)
24665
相关基金
福建省自然科学基金
英文译名:Natural Science Foundation of Fujian Province of China
官方网址:http://www.fjinfo.gov.cn/fz/zrjj.htm
项目类型:重大项目
学科类型:
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导