基于FPGA的大面阵CCD高帧频驱动电路设计

• 作者: 任建岳 周辉 商小川 张星祥
• 来源期刊: 液晶与显示
• 学科: 工学
• 关键词: 面阵CCD 驱动电路 高帧频 FPGA 仿真
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 成像技术与图像处理
• 页码范围: 735-739
• 页数: 5页
• 分类号: TN386.5
• 字数: 3766字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-2780.2009.05.022

摘要

介绍了Dalsa公司的33M像素大面阵CCD的内部结构,着重分析了该款CCD的驱动时序.针对大面阵CCD图像传感器帧频较低的缺点,设计了基于现场可编程逻辑门阵列的驱动电路.改进了CCD芯片的偏置电压电路,提出了4 路同时输出以提高帧频的电路设计方法,最高帧频可达2.7帧/s ,相比单端输出时的0.7帧/s提高了约4倍.选用FPGA作为核心器件,使用VHDL语言设计驱动时序,在ISE和Modelsim环境下对所设计的驱动时序发生器进行仿真实验.实验结果表明,所设计的驱动电路能够满足大面阵CCD高帧频应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	任建岳	中国科学院长春光学精密机械与物理研究所	127	1431	23.0	31.0
2	张星祥	中国科学院长春光学精密机械与物理研究所	53	504	14.0	20.0