基于CPLD的加速度测试仪设计

• 作者: 彭丹 雷华明
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 加速度 时序控制 负延时 低功耗
• 年，卷（期）: 2009,（10）
• 所属期刊栏目: 虚拟仪器技术
• 页码范围: 114-116,120
• 页数: 4页
• 分类号: TP332
• 字数: 2636字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2009.10.032

摘要

在航空航天、海洋工程、仪器仪表、轻工和环保等行业应用中,为保证产品能最有效工作,常常需要对一些高冲击下的信号进行测试分析.结合存储测试技术,本文设计了一种以CPLD为核心、捕获高冲击下测试加速度信号的仪器,并给出了测试加速度的时序逻辑与控制电路.最后,通过QuartusII软件对系统进行了仿真,仿真结果显示,设计的电路满足了加速度测试的要求.此外,本文设计电路从节能方面考虑,应用能耗较低的新型芯片,并特别设计了电源管理电路,实现了整个系统的低能耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	彭丹	上海交通大学仪器科学与工程系	1	3	1.0	1.0
2	雷华明	上海交通大学仪器科学与工程系	20	227	9.0	15.0