基于FPGA的快速RS码的实现

• 作者: 冯为 孙一 王波 金西
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: RS码 FPGA 查找表 BM算法 生成多项式
• 年，卷（期）: 2009,（6）
• 所属期刊栏目: 可编程器件应用
• 页码范围: 143-147
• 页数: 5页
• 分类号: TN911
• 字数: 3187字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2009.06.040

摘要

RS码是一种有效的差错控制编码,它能够纠正数字信号在传输和存储过程中产生的突发、随机等错误,保证数据传输和存储的有效性.利用FPGA能快速经济地把电路描述转换为硬件实现的特点,本文采用Top-Down的方法对RS码进行了FPGA的设计实现.所有结构模块均实现RTL级建模,并对其中乘法器模块和BM迭代单元给出了详细的描述.最后利用EDA工具对整个模块进行了验证综合,结果表明,符合设计需求,该方案能很好地实现RS码,并且占用硬件资源少、速度快,工作频率能达到100 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王波	中国科学技术大学物理系微电子学教研室	103	761	14.0	24.0
2	金西	中国科学技术大学物理系微电子学教研室	17	87	4.0	9.0
3	冯为	中国科学技术大学物理系微电子学教研室	3	10	2.0	3.0
4	孙一	中国科学技术大学物理系微电子学教研室	3	10	2.0	3.0