微处理器中异步FIFO的一种优化方法

• 作者: 刘涛 张盛兵 黄小平
• 来源期刊: 计算机测量与控制
• 关键词: 异步FIFO 微处理器 总线接口
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: 设计与应用
• 页码范围: 148-150,159
• 页数: 4页
• 分类号: TP303
• 语种: 中文

摘要

在VLSI电路设计中,一个系统包含了多个时钟域,如何在这些不同的时钟域之间传递数据成了一个重要问题;在微处理器总线接口等多时钟系统中,采用异步FIFO传递数据是一种安全高效的方法,提出了一种优化的异步FIFO设计,以异步的方式产生标志信号,根据排队论确定最优的FIFO深度,并引入门控时钟技术降低了动态功耗;与其它设计相比,电路结构简单,在面积和功耗方面得到了改善,可以广泛在嵌入式微处理器中使用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张盛兵	西北工业大学航空微电子中心	142	912	15.0	23.0
2	刘涛	西北工业大学航空微电子中心	36	497	11.0	21.0
3	黄小平	西北工业大学航空微电子中心	30	89	5.0	7.0