ADSP TS201链路口通信的FPGA实现

• 作者: 张遂南 魏云斐
• 来源期刊: 现代电子技术
• 关键词: 链路口 低功耗差分 双倍数据速率 FPGA VHDL
• 年，卷（期）: 2009,（3）
• 所属期刊栏目: 电子技术
• 页码范围: 167-170,174
• 页数: 5页
• 分类号: TN919
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.03.053

摘要

AD公司的TS201 DSP系列可通过其特有的链路口实现高速通信,为使不具备此接口的设备也能与TS201进行链路通讯,采用FPGA实现数据在链路口与其他并行接口之间的传输,即128位并行模式和4位通信模式之间的转换.设计选用Xilinx公司的Virtex4系列的FPGA,它具有低功耗差分(LVDS)模式,双倍数据速率(DDR)寄存器以及嵌入式先进先出(FIFO)存储器等功能,更适合于此设计.在ISE和Modelsim等辅助工具的帮助下,使用VHDL语言编程,分析和优化整个设计,最终完成设计.可实现接收链路时钟频率为500 MHz,发送链路时钟频率为400 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张遂南		20	223	8.0	14.0
2	魏云斐		1	9	1.0	1.0