FPGA自重构技术在雷达高度计中的应用

• 作者: 周小鹏 许可
• 来源期刊: 科技与创新
• 关键词: FPGA 自重构 雷达高度计 定时单元
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 164-166
• 页数: 3页
• 分类号: TP732.1
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2009.05.070

摘要

新一代高精度雷达高度计具有低分辨率工作模式和SAR工作模式两种方式,这两种方式的硬件工作时序是不同的,FPFA的动态可重构技术为实现这两种工作时序的切换提供了有效的手段.本文采用FPGA动态重构技术,进行了高精度雷达高度计工作时序的设计和实验验证,结果表明采用本文的方法可以正确实现高精度高度计两种硬件工作时序的切换.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许可	中国科学院空间科学与应用研究中心	72	382	10.0	15.0
2	周小鹏		5	8	2.0	2.0