DVB系统中扰码发生器的FPGA实现

• 作者: 吕锋 徐宇白
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: 数字视频广播 扰码发生器 FPGA m序列
• 年，卷（期）: 2009,（12）
• 所属期刊栏目: 业务与系统
• 页码范围: 188-190
• 页数: 3页
• 分类号: TN919.3
• 字数: 1620字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2009.12.065

摘要

为了保证在任何情况下进入数字电视DVB传输系统的数据码流中"0"与"1"的概率都能基本相等,传输系统首先要用一个伪随机序列对输入的MPEG-2码流进行扰乱处理,给出了DVB标准中扰码发生器的FPGA设计方案,并以Altera公司的QuartusⅡ为开发平台,运用Verilog语言描述了各部分设计并给出仿真结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吕锋	武汉理工大学信息学院通信试验室	83	920	15.0	27.0
2	徐宇白	武汉理工大学信息学院通信试验室	2	5	1.0	2.0