基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
采用串行消息传递策略,文中提出了LDPC卷积码的一种改进的流水线式译码器.分析和仿真结果均表明改进的译码器在不增加单个处理器计算复杂度的前提下,仅通过改变消息传递方式就能够大大加速译码收敛速率,与原译码器相比大约可以节省一半的处理器.
推荐文章
具有快速译码收敛速度的LDPC码设计
LDPC码
快速收敛
误码性能
串行译码
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
基于 SOVA 的固定时延咬尾卷积码译码算法
咬尾卷积码
软输出 viterbi 算法
固定时延
软信息
LTE中卷积码的译码器设计与FPGA实现
LTE
Tail-biting卷积码
维特比译码算法
固定延迟译码
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 LDPC卷积码的快速收敛译码
来源期刊 通信技术 学科 工学
关键词 低密度奇偶校验码 卷积码 消息传递策略
年,卷(期) 2009,(7) 所属期刊栏目 传输
研究方向 页码范围 37-39
页数 3页 分类号 TN911.22
字数 2474字 语种 中文
DOI 10.3969/j.issn.1002-0802.2009.07.014
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郑慧娟 西安邮电学院电子与信息工程系 8 13 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (6)
参考文献  (3)
节点文献
引证文献  (2)
同被引文献  (3)
二级引证文献  (0)
1962(2)
  • 参考文献(0)
  • 二级参考文献(2)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2009(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
低密度奇偶校验码
卷积码
消息传递策略
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术
月刊
1002-0802
51-1167/TN
大16开
四川省成都高新区永丰立交桥(南)创业路8号
62-153
1967
chi
出版文献量(篇)
10805
总下载数(次)
35
论文1v1指导