基于FPGA的3-DES双向数据传输高速加/解密芯片设计

• 作者: 杨航 石新峰 董蕴华
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: DES 3-DES FPGA Cyclone Ⅱ EP2C70F896C8
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 通信保密
• 页码范围: 230-232
• 页数: 3页
• 分类号: TP309.7
• 字数: 1706字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2009.05.080

摘要

介绍了DES和3-DES算法,并阐述了用FPGA芯片进行高速硬件加/解密的设计方法以及关键问题的解决方案,最后利用Altera公司的Cyclone Ⅱ EP2C70F896C8器件设计了一款3-DES双向数据传输加/解密芯片,从而将复杂的加/解密运算通过FPGA单芯片实现,提高了加密速度和破译难度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	董蕴华	河南机电高等专科学校电子通信工程系	42	118	6.0	9.0
2	石新峰	河南机电高等专科学校电子通信工程系	22	45	4.0	6.0
3	杨航	河南机电高等专科学校电子通信工程系	15	41	3.0	6.0