AES算法中S-box和列混合单元的优化及FPGA实现

• 作者: 夏克维 李冰
• 来源期刊: 现代电子技术
• 关键词: AES算法 S-box 列混合 结构优化 FPGA 实现
• 年，卷（期）: 2009,（24）
• 所属期刊栏目: 集成电路设计
• 页码范围: 11-14
• 页数: 4页
• 分类号: TN710
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.24.004

摘要

由于AES算法的硬件实现较为复杂,在此提出一种优化算法中S-box和列混合单元的方法.其中S-box通过组合和有限域映射的方法进行优化,列混合单元使用算式重组的方法进行优化.这些优化设计通过组合逻辑实现,经过仿真并在Xilinx Spartan 3系列FPGA上进行综合验证,可以将结构简化,使AES电路面积得到优化,明显节约硬件资源.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李冰	东南大学集成电路学院	43	126	6.0	8.0
2	夏克维	东南大学集成电路学院	2	18	2.0	2.0