基于FPGA的内建自测试的实现研究

• 作者: 何怡刚 刘美容 游望星 胡湘娟
• 来源期刊: 计算机测量与控制
• 关键词: 内建自测试 FPGA 线性反馈移位寄存器
• 年，卷（期）: 2009,（12）
• 所属期刊栏目: 自动化测试
• 页码范围: 2355-2357
• 页数: 3页
• 分类号: TP206.1
• 语种: 中文

摘要

内建自测试技术源于激励-响应-比较的测试机理,信号可以通过边界扫描传输到芯片引脚,因而即使BIST本身发生故障也可以通过边界扫描进行检测;为了解决大规模SOC芯片设计中BIST测试时间长和消耗面积大的问题,提出了一种用FPGA实现BIST电路的方法,对测试向量发生器、被测内核和特征分析器进行了研究;通过对被测内核注入故障,然后将正常电路和注入故障后的电路分别进行仿真,比较正常响应和实际响应的特征值,如果相等则认为没有故障,否则发生了特定的故障;利用ModelSim SE 6.1f软件仿真结果表明了该方法的正确有效性和快速性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何怡刚	湖南大学电气与信息工程学院	426	5127	34.0	51.0
2	胡湘娟	邵阳学院信息工程系	34	53	4.0	5.0
4	刘美容	湖南大学电气与信息工程学院	19	291	8.0	17.0
7	游望星	湖南大学电气与信息工程学院	4	23	3.0	4.0