FPGA动态局部可重构中基于TBUF总线宏设计

• 作者: 段青亚 赵秋桂
• 来源期刊: 现代电子技术
• 关键词: FPGA动态局部可重构 总线宏 三态缓冲器 FPGA编辑器
• 年，卷（期）: 2009,（12）
• 所属期刊栏目: 嵌入式技术
• 页码范围: 22-24
• 页数: 3页
• 分类号: TP368.1
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.12.008

摘要

FPGA动态局部可重构技术通常将系统划分为固定模块和可重构模块,可重构模块与其他模块之间的通信都是通过使用特殊的总线宏实现的.总线宏的正确设计是实现FPGA动态局部可重构技术的关键.在研究了FPGA动态局部可重构技术中基于三态缓冲器(Tri-state Buffer,TBUF)总线宏结构的基础上,采用Xilinx ISE FPGA Editor可视化的方法实现总线宏的设计,并借助可重构硬件平台--XCV800验证板,通过设计动态可重构实验,论证总线宏设计的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	段青亚		9	53	6.0	7.0
2	赵秋桂		1	6	1.0	1.0