基于FPGA的高斯白噪声发生器设计

• 作者: 王新民 申艳 陈后金
• 来源期刊: 现代电子技术
• 关键词: 高斯白噪声 m序列 FPGA VHDL
• 年，卷（期）: 2009,（23）
• 所属期刊栏目: 电子技术
• 页码范围: 197-200
• 页数: 4页
• 分类号: TP274
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.23.062

摘要

高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列(FPGA)实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法.应用VHDL语言实现模块功能性设计.该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈后金	北京交通大学电子信息工程学院	120	1030	17.0	27.0
2	申艳	北京交通大学电子信息工程学院	11	44	4.0	6.0
3	王新民		3	17	2.0	3.0