基于DDS驱动PLL结构的宽带频率合成器设计

• 作者: 习友宝 朱庆福 董利芳
• 来源期刊: 现代电子技术
• 关键词: DDS PLL 频率合成器 相位噪声
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 通信设备
• 页码范围: 90-92
• 页数: 3页
• 分类号: TN911
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.05.028

摘要

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	习友宝	电子科技大学电子工程学院	82	592	12.0	20.0
2	董利芳	电子科技大学电子工程学院	3	13	2.0	3.0
3	朱庆福	电子科技大学电子工程学院	1	8	1.0	1.0