基于System Verilog的验证平台建模技术

• 作者: 闫沫
• 来源期刊: 现代电子技术
• 关键词: System Verilog 面向对象 多线程 接口 邮箱 时钟块
• 年，卷（期）: 2009,（18）
• 所属期刊栏目: 设计验证与测试
• 页码范围: 10-12,16
• 页数: 4页
• 分类号: TN407
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.18.004

摘要

验证平台建模的困难在于如何减少设计与验证之间的时序竞争风险,实现验证平台的复用和验证过程中的自动监测.SystemVerilog突破了验证平台建模的传统局限,能够极大地提高芯片测试的效率,并降低设计风险.介绍了System Verilog在进行同步FIFO验证平台建模时所采用的面向对象思想、多线程、接口、邮箱、时钟块等新技术以及建立验证平台的一般原则和技巧,实现了分层设计和验证过程中的自动监测.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	闫沫	西安建筑科技大学机电工程学院	21	126	5.0	10.0