基于DSP Builder的16阶FIR滤波器实现

• 作者: 司加祯 范寒柏
• 来源期刊: 现代电子技术
• 关键词: FIR滤波器 Simulink DSP Builder Quartus Ⅱ
• 年，卷（期）: 2009,（20）
• 所属期刊栏目: 元器件与应用
• 页码范围: 193-195
• 页数: 3页
• 分类号: TN713
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.20.062

摘要

现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VeriiogHDL语言进行设计的难度较大.提出一种采用DSP Builder实现FIR滤波器的设计方案,按照Matlab/Simulink/DSP Builder/Modelsim/Quartus Ⅱ的设计流程,设计一个16阶的FIR低通滤波器,并完成了软硬件的仿真与验证.结果表明,该方法简单易行,可满足设计要求,它验证了采用DSP Builder实现滤波器设计的独特优势.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	范寒柏		46	360	11.0	16.0
2	司加祯		1	5	1.0	1.0