单精度浮点加法器的FPGA实现

• 作者: 戴瑜兴 王顺
• 来源期刊: 现代电子技术
• 关键词: IEEE754 单精度浮点 加法运算 FPGA
• 年，卷（期）: 2009,（8）
• 所属期刊栏目: 集成电路设计
• 页码范围: 8-10
• 页数: 3页
• 分类号: TP368.1
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.08.003

摘要

在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现.所以这里所介绍的单精度浮点加法器具有很强的运算处理能力.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	戴瑜兴	湖南大学电气与信息工程学院	240	2348	23.0	36.0
2	王顺	湖南大学电气与信息工程学院	2	19	2.0	2.0