32阶FIR滤波器的FPGA实现

• 作者: 桂岳 梁本仁 范晓东 蔡德林
• 来源期刊: 现代电子技术
• 关键词: FIR滤波器 FPGA 并行分布式算法 Matlab QuartusⅡ
• 年，卷（期）: 2009,（21）
• 所属期刊栏目: 电子技术
• 页码范围: 186-188,203
• 页数: 4页
• 分类号: TN713
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2009.21.058

摘要

阐述了有限冲击响应(FIR)低通滤波器的窗函数设计方法,利用并行分布式算法在现场可编程门阵列上实现了32阶FIR低通滤波器.采用Altera公司中Stratix系列芯片内部的ROM实现了一种基于查找表结构的FIR数字滤波器,从而将卷积运算变换成一种查表后的加法运算,提高了运算速度,节省了逻辑单元.仿真结果表面,基于并行分布式算法的FIR滤波器最大处理速度可以达到200 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	桂岳	安徽大学电子科学与技术学院	2	8	2.0	2.0
2	范晓东	安徽大学电子科学与技术学院	2	8	2.0	2.0
3	梁本仁	安徽大学电子科学与技术学院	2	8	2.0	2.0
4	蔡德林		1	3	1.0	1.0