SoC设计中的时钟低功耗技术

• 作者: 刘雷波 王延升
• 来源期刊: 计算机工程
• 学科: 地球科学
• 关键词: 时钟 动态时钟管理 门控时钟 低功耗时钟树综合
• 年，卷（期）: 2009,（24）
• 所属期刊栏目: 开发研究与设计技术
• 页码范围: 257-258,261
• 页数: 3页
• 分类号: N945.15
• 字数: 2589字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2009.24.086

摘要

针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合.在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘雷波	清华大学微电子学研究所	33	205	8.0	13.0
2	王延升	清华大学微电子学研究所	1	27	1.0	1.0