基于割集选择的FPGA原型化电路加速

• 作者: 郑锴
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: FPGA原型化 割集 自动流水线生成
• 年，卷（期）: 2010,（8）
• 页码范围: 42-44,48
• 分类号: TP331
• 字数: 2529字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-2552.2010.08.011

摘要

提出了一个用于对FPGA原型化电路进行加速的自动流水线电路生成方法.此方法中,原电路被分成延时相近的部分,并在当中插入寄存器,减少最长路经的延时从而提高电路的时钟频率.同时也考虑了减少附加资源的方案.对ISCAS85标准电路进行实验的结果显示了此方法的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑锴	上海交通大学电子信息与电气工程学院	1	0	0.0	0.0