基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

• 作者: 刘娜 郝小龙 韦高
• 来源期刊: 现代电子技术
• 关键词: FFT处理器 流水线结构 FPGA Quartus Ⅱ Verilog HDL
• 年，卷（期）: 2010,（9）
• 所属期刊栏目: 电子技术
• 页码范围: 172-176
• 分类号: TP391
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2010.09.052

摘要

设计实现了基于FPGA的256点定点FFT处理器.处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性.详细描述了具体设计的算法结构和各个模块的实现.设计采用Verilog HDL作为硬件描述语言,采用Quartus Ⅱ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韦高	西北工业大学电子信息学院	91	723	11.0	24.0
2	郝小龙	西北工业大学电子信息学院	2	10	1.0	2.0
3	刘娜	西北工业大学电子信息学院	4	6	1.0	2.0