基于IP核的Viterbi译码器实现

• 作者: 刘桂敏 梁凯 马金岭
• 来源期刊: 信息化研究
• 学科: 工学
• 关键词: IP 核 Viterbi译码器 增信删余
• 年，卷（期）: 2010,（2）
• 所属期刊栏目: 研究与设计
• 页码范围: 24-27
• 页数: 4页
• 分类号: TN764
• 字数: 2470字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2010.02.007

摘要

Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Viterbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码.本文首先简单描述了Viterbi译码的基本过程,接着根据Viterbi译码器IP核的特点,分别详细介绍了并行结构、混合结构和基于混合结构的增信删余3种Viterbi译码器IP核的主要性能和使用方法,并通过应用实例给出了译码器IP核的性能仿真.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	马金岭		6	23	2.0	4.0
2	刘桂敏		2	4	1.0	2.0
3	梁凯		1	4	1.0	1.0