一种应用于10位逐次逼近ADC的比较器设计

• 作者: 李竞春 肖培磊 胡小琴
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 比较器 缓冲器 失调校正 放大器
• 年，卷（期）: 2010,（5）
• 所属期刊栏目: 电路设计
• 页码范围: 17-21
• 分类号: TN402
• 字数: 1546字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2010.05.005

摘要

文中提出了一种应用于10位逐次逼近ADC的比较器.该比较器包括预放大器、中间放大器、输出驱动级及共模电平缓冲器.整体开环设计,采用多级级联的形式以满足增益和速度的要求;采用输出失调消除技术进行失调校正;为了提高共模电平的驱动能力和缩短建立时间,采用分压电路加单位增益放大器的结构.基于3.3V电源电压、TSMC 0.18 μm CMOS工艺下,仿真结果表明,完全满足最高采样频率30MHz,10位精度的模数转换器要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖培磊		1	5	1.0	1.0
2	胡小琴		1	5	1.0	1.0
3	李竞春		1	5	1.0	1.0