作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对CPLD设计优化的问题,研究了如何在系统级及模块级对电路进行优化.通过系统级采用精简输入输出电路结构和模块级采用资源共享,逻辑优化等方法在CPLD芯片EPM7128SLC84-15上实现一个带有清零和校时的数字钟.综合之后,使用了112个LC,占总资源的87%,硬件电路运行稳定准确.
推荐文章
基于Verilog HDL设计的多功能数字钟
Verilog HDL
硬件描述语言
FPGA
基于多功能数字钟的数字电路项目教学实践
多功能数字钟
数字电路
项目教学
实训
一种基于单片机的多功能数字钟
数字钟
MSP430
闹钟
遥控
温度显示
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于CPLD多功能数字钟的优化设计
来源期刊 南京工业职业技术学院学报 学科 工学
关键词 CPLD EPM7128 数字钟 优化 LC
年,卷(期) 2010,(2) 所属期刊栏目
研究方向 页码范围 36-38
页数 分类号 TN79
字数 2116字 语种 中文
DOI 10.3969/j.issn.1671-4644.2010.02.013
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 阮伟华 南京工业职业技术学院电气与电子工程学院 7 10 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
CPLD
EPM7128
数字钟
优化
LC
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
南京工业职业技术学院学报
季刊
1671-4644
32-1635/Z
南京市仙林大学城羊山北路1号
chi
出版文献量(篇)
2046
总下载数(次)
8
总被引数(次)
5359
论文1v1指导