数字图像中值滤波算法的FPGA实现

• 作者: 殷瑞祥 胡斌
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: 中值滤波 现场可编程逻辑门阵列 Verilog 硬件描述语言 数字图像处理 DE2开发板
• 年，卷（期）: 2010,（2）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 10-12,15
• 分类号: TP391
• 字数: 2139字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2010.02.003

摘要

针对传统中值滤波算法排序量大的缺点,详细研究了一种改进的中值滤波算法,对一个n×n的滤波窗口,先对每一列升排序,再对每一行升排序,最后取对角线上像素中值作为滤波结果.用Verilog硬件描述语言实现改进的中值滤波算法,并在Modelsim6.5a中通过时序仿真,最终在Altera DE2开发板上验证和实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	殷瑞祥	华南理工大学电子与信息学院	48	300	12.0	15.0
2	胡斌	华南理工大学电子与信息学院	10	64	4.0	8.0