基于FPGA的P码快速捕获模块设计

• 作者: 常青 张其善 淳于瀚中
• 来源期刊: 信息与电子工程
• 学科: 工学
• 关键词: P码 现场可编程逻辑阵列 快捕 重叠平均法
• 年，卷（期）: 2010,（5）
• 页码范围: 514-520
• 分类号: TN911.7|TN927+.23
• 字数: 4448字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-2892.2010.05.004

摘要

P码信号主要用于精确定位服务,比C/A码具有更强的抗干扰和保密能力,而复杂环境下弱信号捕获对灵敏度和时间指标提出了更高要求.从研究信号直接捕获算法角度出发,针对弱信号深入研究了基于快速傅里叶变换的频域伪码相位并行搜索的P码直接捕获算法的改进算法--重叠平均法,通过Matlab仿真实验,验证了算法的有效性,同时在现场可编程逻辑阵列中通过新设计思路,实现了该算法的捕获功能,且提高了硬件效率,减少了捕获时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张其善	北京航空航天大学电子信息工程学院	378	3953	30.0	49.0
2	常青	北京航空航天大学电子信息工程学院	112	1071	17.0	27.0
3	淳于瀚中	北京航空航天大学电子信息工程学院	1	2	1.0	1.0