卷积码Viterbi译码的优化与实现

• 作者: 朱沛 汪彦彦
• 来源期刊: 火控雷达技术
• 学科: 工学
• 关键词: Viterbi译码 加比选单元 FPGA
• 年，卷（期）: 2010,（3）
• 页码范围: 57-59
• 分类号: TP301.6
• 字数: 1315字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-8652.2010.03.013

摘要

给出了一种(2,1,6)卷积码Viterbi译码器的FPGA设计方案,重点对加比选单元进行了优化,采用预计算和查表技术来实现加比选单元,以替代传统的加比选结构,具有节省资源,速度快,性能稳定等特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱沛		8	24	3.0	4.0
2	汪彦彦		4	21	2.0	4.0