高速CMOS钟控比较器的设计

• 作者: 段吉海 潘磊 覃宇飞
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 钟控比较器 预放大器 正反馈 自偏置差分放大器 失调电压
• 年，卷（期）: 2010,（2）
• 所属期刊栏目: 固体电子电路技术
• 页码范围: 158-161
• 分类号: TN432
• 字数: 2740字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2010.02.007

摘要

基于预放大锁存理论,设计了一种高速钟控比较器,它包括三个主要部分:预放大器、判断级电路、输出缓冲器.在SMIC 0.18 μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6 μW.该电路可以应用在高速Flash ADC电路中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	段吉海	桂林电子科技大学信息与通信学院	87	272	7.0	11.0
2	潘磊	桂林电子科技大学信息与通信学院	2	7	1.0	2.0
3	覃宇飞	桂林电子科技大学信息与通信学院	2	7	1.0	2.0